隨著人工智能、云計(jì)算等技術(shù)的迅猛發(fā)展，數(shù)據(jù)中心的能耗問(wèn)題日益突出，尤其是以GPU、AI加速器為代表的“大芯片”負(fù)載，其供電電流需求呈指數(shù)級(jí)增長(zhǎng)。在這一背景下，傳統(tǒng)12V供電架構(gòu)面臨嚴(yán)重的母線(xiàn)損耗與配電效率瓶頸，48V供電架構(gòu)因其在降低傳輸損耗、提升系統(tǒng)能效方面的顯著優(yōu)勢(shì)，正逐步成為下一代數(shù)據(jù)中心電源系統(tǒng)的重要發(fā)展方向。
圖1.數(shù)據(jù)中心48V供電架構(gòu)
然而，48V架構(gòu)對(duì)電壓調(diào)節(jié)模塊（VRM）提出了更高的電壓變比要求，帶來(lái)了開(kāi)關(guān)損耗大、器件應(yīng)力高、轉(zhuǎn)換效率低等一系列技術(shù)難題?，F(xiàn)有方案多采用多級(jí)轉(zhuǎn)換架構(gòu)，雖能實(shí)現(xiàn)電壓適配，但系統(tǒng)復(fù)雜度高、效率受限，難以滿(mǎn)足高密度、高效率的工程應(yīng)用需求。近日，上?？萍即髮W(xué)信息科學(xué)與技術(shù)學(xué)院智慧電氣科學(xué)中心（CiPES）王浩宇教授課題組提出一種48V單級(jí)軟開(kāi)關(guān)電壓調(diào)節(jié)模塊（VRM）拓?fù)浞桨?，有望突破傳統(tǒng)多級(jí)轉(zhuǎn)換的技術(shù)瓶頸，為48V數(shù)據(jù)中心供電架構(gòu)提供一條高效、簡(jiǎn)潔的新型技術(shù)路徑。
圖2. 所提出的基于有源鉗位的半橋倍流整流器
該方案基于半橋倍流整流電路（Current Doubler Rectifier, CDR），其結(jié)構(gòu)在“高變比、大電流”應(yīng)用場(chǎng)景中具有天然優(yōu)勢(shì)。然而，傳統(tǒng)CDR架構(gòu)在原邊開(kāi)關(guān)關(guān)斷過(guò)程中易產(chǎn)生嚴(yán)重電壓尖峰，導(dǎo)致器件應(yīng)力升高、開(kāi)關(guān)損耗增加，進(jìn)而影響系統(tǒng)效率與可靠性。
針對(duì)這一關(guān)鍵問(wèn)題，研究人員創(chuàng)新性地引入有源鉗位技術(shù)，構(gòu)建了一種具備零電流關(guān)斷（ZCD）能力的軟開(kāi)關(guān)CDR拓?fù)?。該設(shè)計(jì)有效抑制了開(kāi)關(guān)過(guò)程中的電壓尖峰，顯著降低了開(kāi)關(guān)損耗，并消除了傳統(tǒng)方案中存在的占空比丟失與體二極管反向恢復(fù)環(huán)流問(wèn)題。系統(tǒng)采用脈寬調(diào)制（PWM）實(shí)現(xiàn)輸出電壓調(diào)節(jié)，支持40V–60V寬范圍輸入電壓，適用于不間斷電源場(chǎng)景，實(shí)測(cè)峰值效率達(dá)到92.24%。
相關(guān)研究成果以“Active clamped half-bridge CDR converter for 48 V data center voltage regulator modules”為題，發(fā)表在IEEE Transactions on Industrial Electronics上。信息學(xué)院2023級(jí)博士研究生李澤暉為論文第一作者，王浩宇教授為通訊作者，上?？萍即髮W(xué)為第一完成單位。
滬公網(wǎng)安備 31011502006855號(hào)